MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP2000049294 (A)

Publication date:

2000-02-18

Inventor(s):

TSUZUKI YASUAKI; SAKAKIBARA TOSHIO; FUKUI AKITO; SUGISAKA

TAKAYOSHI

Applicant(s):

DENSO CORP

Classification:

- international:

H01L23/522; H01L21/768; H01L21/822; H01L27/04; H01L23/52; H01L21/70;


H01L27/04; (IPC1-7): H01L27/04; H01L21/768; H01L21/822

- European:

Application number: JP19980217725 19980731 **Priority number(s):** JP19980217725 19980731

Abstract of JP 2000049294 (A)

PROBLEM TO BE SOLVED: To prevent a barrier metal from being undercut, and to make the step coverage satisfactory. SOLUTION: A photoresist 23 is deposited on an Al film 5, including the interior of opening 5c, portions of the photoresist 23 deposited in the openings 5c are removed to form smaller openings 23a than the openings 5c. A barrier metal 4 is removed by etching through openings 23a. Thus the barrier metal 4 can be etched from a position further interior than the opening ends of the Al film 5 by etching through the openings 23a, so that undercuts of the barrier metal 4 underlying the Al film 5 can be prevented. As a result, the step coverage can be made satisfactory.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-49294

(P2000-49294A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 27/04

21/822 21/768 H01L 27/04

P 5 F O 3 3

21/90

5F038 В

審査請求 未請求 請求項の数11 〇L (全 8 頁)

(21)出願番号

特願平10-217725

(71)出願人 000004260

株式会社デンソー

(22)出願日

平成10年7月31日(1998.7.31)

愛知県刈谷市昭和町1丁目1番地

(72)発明者 都築 康明

爱知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(72)発明者 榊原 利夫

爱知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(74)代理人 100100022

弁理士 伊藤 洋二 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 バリアメタルがアンダーカットされてしまう ことを防止し、ステップカバレッジを良好にする。

【解決手段】 開口部5c内を含むA1膜5上にフォト レジスト23を堆積すると共に、該フォトレジスト23 のうち開口部5 c内に堆積した部分を除去して、開口部 5 cよりも小さな開口部23aを形成する。そして、こ の開口部23 a よりエッチングを行い、バリアメタル4 を除去する。このように、開口部5cよりも内側の開口 部23aを通じてエッチングを行うことにより、A1膜 5の開口端よりも内側からバリアメタル4をエッチング できるため、A1膜5の下側に位置するバリアメタル4 のアンダーカットを防止することができる。これによ り、ステップカバレッジを良好にできる。



1

【特許請求の範囲】

【請求項1】 薄膜抵抗材料(2)、バリアメタル材料(4)及び電極材料(5)を順に基板(1)に配置し、パターニングした前記電極材料(5)に基づいて前記バリアメタル材料(4)をエッチングして、前記薄膜抵抗材料(2)による薄膜抵抗体を確定すると共に、該薄膜抵抗体の電極取り出し位置にバリアメタルを配置するようになした薄膜抵抗体の製造方法において、

前記電極材料 (5) のパターニング時に該電極材料

(5)を露出させるマスク開口幅より、前記バリアメタル材料(4)のエッチング時に該バリアメタル材料

(4)を露出させるマスク開口幅の方を小さくしたことを特徴とする薄膜抵抗体の製造方法。

【請求項2】 前記バリアメタル材料(4)をエッチングする工程は、その表面を部分的にドライエッチングした後に、ウェットエッチングすることで、前記電極取り出し位置以外の薄膜抵抗体上に被着した前記バリアメタル材料(4)を除去する工程であることを特徴とする請求項1に記載の薄膜抵抗体の製造方法。

【請求項3】 薄膜抵抗材料(2)、バリアメタル材料(4)及び電極材料(5)を順に基板(1)に配置し、パターニングした前記電極材料(5)に基づいて前記バリアメタル材料(4)をエッチングして、前記薄膜抵抗材料(5)による薄膜抵抗体を確定すると共に、該薄膜抵抗体の電極取り出し位置にバリアメタルを配置するようになした薄膜抵抗体の製造方法において、

前記バリアメタル材料 (4) をエッチングする工程は、 その表面を部分的にドライエッチングした後に、ウェットエッチングすることで、前記電極取り出し位置以外の 薄膜抵抗体上に被着した前記バリアメタル材料 (4) を 除去するようにしたことを特徴とする薄膜抵抗体の製造 方法。

【請求項4】 基板(1)上に薄膜抵抗体(2)を形成する薄膜抵抗体の製造方法において、

前記基板(1)上に、前記薄膜抵抗体(2)を構成する 金属薄膜を成膜すると共に、該金属薄膜上にバリアメタ ル(4)を形成する工程と、

前記バリアメタル (4) 上に導電性膜 (5) を形成する T程と

前記バリアメタル(4)上における前記導電性膜(5) を除去して、該導電性膜(5)に第1の開口部(5c) を形成する工程と、

前記第1の開口部(5 c)に基づいてドライエッチングを行い、前記バリアメタル(4)の一部を除去する工程

前記第1の開口部(5 c)に基づいてウェットエッチングを行い、前記バリアメタル(4)を除去して前記金属薄膜を露出させる工程と、を含むことを特徴とする薄膜抵抗体の製造方法。

【請求項5】 前記導電性膜(5)に第1の開口部(5

c)を形成する工程の後、フォトレジスト(23)を堆積すると共に、該フォトレジスト(23)のうち前記第1の開口部(5c)内に堆積した部分を除去して、前記第1の開口部(5c)よりも小さな第2の開口部(23a)を形成する工程を有し、前記ドライエッチング工程および前記ウェットエッチング工程を前記第2の開口部(23c)を通じて行うことを特徴とする請求項4に記載の薄膜抵抗体の製造方法。

【請求項6】 前記ドライエッチングによって、前記バ リアメタル (4) の膜厚の20%以上を除去することを 特徴とする請求項4又は5に記載の薄膜抵抗体の製造方 注

【請求項7】 前記ドライエッチングは、前記バリアメタル (4) の膜厚が100 Å以上残るように行うことを特徴とする請求項4 乃至6 のいずれか1 つに記載の薄膜抵抗体の製造方法。

【請求項8】 前記ドライエッチングにおいて、CF4 を含むエッチングガスを用いることを特徴とする請求項 4 乃至7 のいずれか1 つに記載の薄膜抵抗体の製造方 20 法。

【請求項9】 前記ウェットエッチングにおいて、H2 O2 を含むエッチング液を用いることを特徴とする請求項4乃至8のいずれか1つに記載の薄膜抵抗体の製造方法。

【請求項10】 前記バリアメタル(4)を500 A以上の膜厚で成膜することを特徴とする請求項4乃至9のいずれか1つに記載の薄膜抵抗体の製造方法。

【請求項11】 基板(1)上に配置される薄膜抵抗体(2)を備えた薄膜抵抗体の製造方法において、

30 前記基板(1)上に、前記薄膜抵抗体(2)を形成する と共に、該薄膜抵抗体(3)上にバリアメタル(4)を 形成する工程と、

前記バリアメタル (4) 上に導電性膜 (5) を形成する 工程と、

前記バリアメタル (4) 上における前記導電性膜 (5) を除去して、該導電性膜 (5) に第1の開口部 (5c) を形成する工程と、

前記第1の開口部(5c)内を含む前記導電性膜(5) 上にフォトレジスト(23)を堆積すると共に、該フォ トレジスト(23)のうち前記第1の開口部(5c)内 に堆積した部分を除去して、前記第1の開口部(5c) よりも小さな第2の開口部(23a)を形成する工程 と、

前記第2の開口部(23a)よりエッチングを行い、前 記バリアメタル(4)を除去する工程と、を含むことを 特徴とする薄膜抵抗体の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置における薄膜抵抗の製造方法に関する。

50

10

3

[0002]

【従来の技術】金属薄膜抵抗を備える半導体装置の製造 方法として、例えば米国特許第5420063号明細書 に示される方法がある。この半導体装置の製造工程を図 6に示して説明する。図6(a)に示すように、シリコ ン基板101上に、熱酸化により絶縁膜102を形成し たのち、CrSiからなる金属薄膜抵抗体103をスパ ッタ法により被着し、さらにTiWからなるバリアメタ ル104を被着する。

【0003】次に、図6(b)に示すように、フォトレ ジスト105をマスクとしてCF4等のガスを用いたド ライエッチングによってバリアメタル104及び金属薄 膜抵抗体103をパターニングする。続いて、図6

- (c) に示すように、フォトレジスト105を除去した のち、A1膜106を全面的に被着し、さらに図6
- (d) に示すようにフォトレジスト107をマスクとし てСС14 等を用いたドライエッチングを行い、A1膜 106をパターニングして金属薄膜抵抗体103の電極 部分を形成する。

【0004】そして、図6(e)に示すように、H2O 2 を主とするエッチング液を用いてウェットエッチング を行い、バリアメタル104を除去して金属薄膜抵抗体 103を露出させる。この後、保護膜を形成する等し て、金属薄膜抵抗体103を有する半導体装置が完成す る。

[0005]

【発明が解決しようとする課題】上記従来の製造方法に よって半導体装置を形成した場合におけるバリアメタル 104の近傍の拡大図を図7に示す。この図に示される ように、AI膜106に形成された開口部106aから ウェットエッチングを行った場合には、A1膜106に 形成された開口部106aの開口端よりも内側までバリ アメタル104がアンダーカットされる。このアンダー カットされた量が大きいと、後工程で保護膜を形成した とき、図8に示されるように保護膜108がA1膜10 6の下部に形成されにくくステップカバレッジが悪化 し、この部分が水等の浸入経路となって、半導体装置の 信頼性が悪化してしまうという問題がある。

【0006】本発明は上記問題に鑑みてなされ、バリア メタルがアンダーカットされてしまうことを防止し、保 護膜のステップカバレッジが良好で信頼性が高い薄膜抵 抗体の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するた め、以下に示す技術的手段を採用する。請求項1又は2 に記載の発明においては、電極材料(5)のパターニン グ時に該電極材料を露出させるマスク開口幅より、前記 バリアメタル材料(4)のエッチング時に該バリアメタ ル材料を露出させるマスク開口幅の方を小さくしたこと を特徴としている。

【0008】このように、電極材料のパターニング時に 使用するマスクのマスク開口幅より、バリアメタル材料 のエッチング時に使用するマスクのマスク開口幅を小さ くすることにより、電極材料のマスクの開口単よりも内 側からバリアメタル材料をエッチングできるため、電極 材料の下側に位置するバリアメタル材料のアンダーカッ トを防止できる。これにより、保護膜のステップカバレ ッジが良好で信頼性が高い薄膜抵抗体とすることができ る。

【0009】請求項3に記載の発明においては、バリア メタル材料(4)をエッチングする工程では、その表面 を部分的にドライエッチングした後に、ウェットエッチ ングすることで、電極取り出し位置以外の薄膜抵抗体上 に被着したバリアメタル材料を除去することを特徴とし ている。このように、サイドエッチング量の少ないドラ イエッチングを行ってからウェットエッチングすること で、ウェットエッチングの量を少なくすることができ、 それに伴いウェットエッチングにおけるサイドエッチン グ量を少なくできる。これにより、ウェットエッチング 20 時におけるサイドエッチング量のバラツキを少なくで き、バリアメタル材料(4)と薄膜抵抗材料(2)との 接触幅のバラツキを小さくすることができる。

【0010】請求項4乃至10に記載の発明において は、ドライエッチングを行ってバリアメタル(4)の一 部を除去した後、ウェットエッチングを行ってバリアメ タル (4) を除去し、薄膜抵抗体 (2) を構成する金属 薄膜を露出させることを特徴としている。このように、 サイドエッチング量の少ないドライエッチングを行って からウェットエッチングすることで、ウェットエッチン グの量を少なくすることができ、それに伴いウェットエ ッチングにおけるサイドエッチング量を少なくできる。 これにより、ウェットエッチング時におけるサイドエッ チング量のバラツキを少なくでき、バリアメタル(4) と薄膜抵抗体(2)との接触幅のバラツキを小さくする ことができる。

【0011】具体的には、請求項8に示すように、ドラ イエッチングにおいて、CF4 を含むエッチングガスを 用いることができる。また、請求項9に示すように、ウ エットエッチングにおいて、H2 O2 を含むエッチング 液を用いることができる。 請求項5に記載の発明におい ては、導電性膜(5)に第1の開口部(5 c)を形成す る工程の後、フォトレジスト(23)を堆積すると共 に、該フォトレジスト(23)のうち第1の開口部(5 c) 内に堆積した部分を除去して、第1の開口部(5 c) よりも小さな第2の開口部(23a) を形成する工 程を有し、ドライエッチング工程およびウェットエッチ ング工程を第2の開口部(23c)を通じて行うことを

【0012】請求項6に記載の発明においては、ドライ 50 エッチングによって、バリアメタル (4) の膜厚の20

特徴としている。

%以上を除去することを特徴としている。このように、 20%以上ドライエッチングによってバリアメタル

(4) をエッチング除去すれば、ウェットエッチングに よる影響を少なくでき、ドライエッチングによる形状を うまく継承させることができる。

【0013】請求項7に記載の発明においては、ドライ エッチングは、バリアメタル(4)の膜厚が100 Å以 上残るように行うことを特徴としている。ドライエッチ ングのエッチングガスは、薄膜抵抗体(2)のシート抵 抗を上昇させる場合がある。このため、エッチング量の バラツキ等を考慮して、バリアメタル(4)が100Å 以上残るようにし、ドライエッチングのエッチングガス が薄膜抵抗体(2)に接しないようにすることが好まし

【0014】なお、請求項10に示すように、導電性膜 (5) と薄膜抵抗体(2)からの相互拡散を防止するた めには、バリアメタル (4) を500 Å以上の膜厚で成 膜することが好ましい。請求項11に記載の発明におい ては、第1の閉口部(5 c)内を含む導電性膜(5)上 にフォトレジスト(23)を堆積すると共に、該フォト レジスト (23) のうち第1の開口部 (5c) 内に堆積 した部分を除去して、第1の開口部(5c)よりも小さ な第2の開口部 (23a) を形成し、この第2の開口部 (23a) よりエッチングを行い、バリアメタル(4) を除去することを特徴としている。

【0015】このように、第1の開口部(5c)よりも 内側の第2の開口部(23a)を通じてエッチングを行 うことにより、導電性膜(5)の開口端よりも内側から バリアメタル (4) をエッチングできるため、導電性膜 (5) の下側に位置するバリアメタル(4) のアンダー 30 カットを防止することができる。これにより、ステップ カバレッジが悪化することを防止できる。

【0016】なお、上記した括弧内の符号は、後述する 実施形態記載の具体的手段との対応関係を示すものであ る。

[0017]

【発明の実施の形態】以下、本発明を図に示す実施形態 について説明する。図1に、本発明の一実施形態を適用 して製造した、金属薄膜抵抗体を備えた半導体装置の断 面図を示す。図1に示されるように、半導体装置にはP N接合素子(例えば、ダイオードやトランジスタ)から なる回路部が備えられており、この回路部が備えられた 半導体基板1上にCrSiからなる金属薄膜抵抗体2が 形成されている。

【0018】この半導体装置の具体的な構造について説 明する。図1に示されるように、シリコンからなる半導 体基板1のうち回路部側の表層部には、n型拡散層10 とp型拡散層11からなるPN接合が形成されており、 これらがPN接合素子を構成している。半導体基板1上 には、ボロン (B) やリン (P) を含むBPSG膜等か 50 てバリアメタル4の除去を行えば、バリアメタル4はA

らなる絶縁膜3が堆積されており、その絶縁膜3上に金 属薄膜抵抗体2が形成されている。

【0019】金属薄膜抵抗体2の両端部にはTiW等か らなるバリアメタル4を介してA1電極5aが形成され ている。また、PN接合の上部において、絶縁膜3には コンタクトホール3 aが形成されており、このコンタク トホール3aを介してA1配線5bがPN接合と電気的 に接続されている。そして、これら金属薄膜抵抗体2や バリアメタル4、AI電極5a及びAI配線5bがTE 10 OS酸化膜等からなる保護膜6によって覆われて半導体 装置が構成されている。

【0020】次に、図1に形成されてる半導体装置の製 造方法について説明する。図2に半導体装置の製造工程 を示し、この図に基づいて説明する。

[図2 (a) に示す工程] n+型拡散層10及びp+型 拡散層11よりなるPN接合素子が形成されたシリコン からなる半導体基板1上に、プラズマCVD、常温CV D、熱酸化等によって絶縁膜3を形成する。次に、Cr Si若しくはCrSiN等からなる金属薄膜抵抗体2を スパッタ法により200Å程度の厚さで被着し、さらに TiWからなるバリアメタル4を2000Å程度の厚さ で被着する。

【OO21】〔図2(b)に示す工程〕フォトレジスト 21をマスクとしてCF4 等のガスを用いたドライエッ チングによってバリアメタル4及び金属薄膜抵抗体2を パターニングする。

[図2(c)に示す工程]フォトリソグラフィ工程を経 て、回路部におけるPN接合と電気的接続を行うための コンタクトホール3 a を絶縁膜3に形成する。

【0022】続いて、A1やA1Si等からなるA1膜 5を全面的に1. 0 μ m程度の厚さで被着する。

[図2(d)に示す工程]フォトレジスト22をマスク としてCC14 等を用いたドライエッチングを行い、A 1 膜 5 をパターニングして金属薄膜抵抗体 2 との接続用 のAI電極5a及び回路部におけるAI配線5bを同時 に形成する。このとき、金属薄膜抵抗体2上においてA 1膜5が除去され、A1膜5に開口部5cが形成され る。

【0023】〔図2(e)に示す工程〕まず、フォトレ ジスト23を堆積すると共に、バリアメタル4上におけ る該フォトレジスト23を除去して開口部23aを設け る。このとき、フォトレジスト23に設けられた開口部 23aの開口端から、A1膜5に形成された開口部5c の開口端までの距離、つまりA1膜5に形成された開口 部5c内に形成されたフォトレジスト23の厚みが2μ m程度となるようにする。

【0024】そして、フォトレジスト23をマスクとし てバリアメタル4の除去を行う。このように、A1膜5 の開口部5c内に形成されたフォトレジスト23を用い 1膜の開口端よりも内側から除去されるため、ウェットエッチングを施してもA1膜5の下部に位置するバリアメタル4がほぼ除去されないようにできる。

【0025】このように、再度のフォトリソグラフィエ程を経ることによって、A1膜5に形成された開口部5cの開口端よりも内側、すなわちA1膜5の下部までバリアメタル4がアンダーカットされることはなく、後工程で形成する保護膜6をA1膜5の下部に入り込んで成膜する必要もないため、保護膜6のステップカバレッジを良好なものにでき、半導体装置の信頼性を保つことが10できる。

【0026】ここで、バリアメタル4の除去を従来と同様にウェットエッチングのみによって行うことが考えられる。しかしながら、ウェットエッチングでバリアメタル4を除去する場合、図3に示されるように、サイドエッチング量8が大きくばらついてしまい制御困難であるため、バリアメタル4と金属薄膜抵抗体2とが接触する長さがばらつき、つまり金属薄膜抵抗体2としての実質的な抵抗長に大きなバラツキを発生させるという問題があることが判った。

【0027】このため、まず、この図2(e)に示す工程では、フォトレジスト23をマスクとして、その開口部23aよりCF4等のガスを用いてドライエッチングを行い、1000A程度の厚さだけバリアメタル4を除去して薄くする。このとき、ドライエッチングでバリアメタル4をエッチングしているため、サイドエッチング量を少なくできる。なお、これにより、バリアメタル4は1000A程度の厚みとなる。

【0028】また、このとき、ドライエッチングによって金属薄膜抵抗体2の周囲における絶縁膜3の一部がエッチング除去され、その形状が残る。

[図2(f)に示す工程〕次に、フォトレジスト23をマスクとして、H2O2を主とするエッチング液を用いてウェットエッチングを行い、バリアメタル4の残部を除去して金属薄膜抵抗体2を露出させる。このときのバリアメタル4近傍の部分拡大図を図4に示す。

【0029】上述したように、バリアメタル4をウェットエッチングによって除去した場合には、サイドエッチングによって横方向へバリアメタル4が除去されるが、本実施形態ではバリアメタル4の一部をドライエッチングしてからウェットエッチングしており、ドライエッチングによる形状が継承されて段付き形状でエッチングが成される。

【0030】このとき、先にドライエッチングを行っているため、ドライエッチングによって残っている部分をウェットエッチングによって除去すればよい。このため、サイドエッチング量が大きくなるウェットエッチングのみでバリアメタルを除去する場合に比して全体的なサイドエッチング量を少なくすることができる。

8

【0031】このように、サイドエッチング量の少ないドライエッチングを先に行っておくことでウェットエッチングの量を少なくすることができ、それに伴いサイドエッチング量を少なくすることができる。このため、バリアメタル4のサイドエッチング量を制御性良く規定でき、バリアメタル4と金属薄膜抵抗体2との接触長さのバラツキを小さくすることができる。これにより、金属薄膜抵抗体2の実質的な抵抗長を制御性良く規定することができる。

【0032】なお、バリアメタル4と金属薄膜抵抗体2との接触長さのバラツキを少なくするのであれば、ウェットエッチングを施さずに、全てドライエッチングを行えば良いとも考えられるが、ドライエッチングに用いられるCF4 等のガスは、金属薄膜抵抗体2にタメージを与えてしまい、金属薄膜抵抗体2のシート抵抗を極端に上昇させてしまうことから好ましくない。このため、金属薄膜抵抗体2の最表面のバリアメタル4はウェットエッチングにより除去する必要がある。

【0033】この後、絶縁膜3や保護膜を形成したの 5、窒素雰囲気下で450℃、20分間の熱処理を行っ て、金属薄膜抵抗体2を備えた半導体装置が完成する。 このように、バリアメタル4の一部をドライエッチング してからウェットエッチングすることで、ウェットエッ チング時におけるサイドエッチング量のバラツキを少な くでき、バリアメタル4と金属薄膜抵抗体2との接触長 さのバラツキを小さくすることができる。

【0034】また、本実施形態では、図2(e)の工程で示すように、A1膜5に形成された開口部5cの内壁側に所定の膜厚のフォトレジスト23を被着し、このフォトレジスト23に開口部5cより径の小さい開口部23aを形成するようにしている。そして、レジスト23によって、A1膜5の開口部5cよりも内側の領域からバリアメタル4がエッチングされるようにしているため、A1膜5の下にバリアメタル4が大きくアンダーエッチングされないようにできる。また、当該ウェットエッチング時に、A1膜5はレジスト23により覆われており、A1膜5とバリアメタル4が同時にウェットエッチングのエッチング液に暴露しないようにできる。

【0035】このため、従来のようにウェットエッチング時にA1膜を覆わず、イオン化傾向の異なるA1膜5とバリアメタル4及び金属薄膜抵抗体2が同時にエッチング液にされされることにより発生する電池効果に起因する不所望なエッチング(A1の溶出)を抑制することができる。

(他の実施形態)上記実施形態では、バリアメタル4の膜厚を2000Å程度にしているが、これに限らず、所望の膜厚とすればよい。ただし、バリアメタル4は、A1膜5と金属薄膜抵抗体2との相互拡散を防止するためのものであるため、500Å程度の厚さが必要とされ

50 る。

【0036】そして、上記実施形態ではバリアメタル4 の膜厚が2000A程度であったのに対し、ドライエッ チングによるエッチング量を1000Å程度としている が、これはウェットエッチングによる影響が大きく現れ て、ドライエッチングを行った効果が得られなくなるこ とを防止するために上記エッチング量としている。ドラ イエッチングを行う量が少ないと、ウェットエッチング ·による影響が大きく現れてしまい、ドライエッチングに よる形状をうまく継承できず、上記効果があまり得られ なくなる、すなわちサイドエッチング量Sを精密に規定 することができなくなる場合がある。具体的に実験を行 ったところ、図5に示す結果が得られた。この図はドラ イエッチング量/(ドライエッチング量+ウェットエッ チング量(=全体のエッチング量))に対するサイドエ ッチング量を示しており、サイドエッチング量のバラツ キが例えば2μm以下であることが要件とすれば、ドラ イエッチングによってバリアメタル4の膜厚の20%程 度以上を除去するようにすればよい。このため、上記工 ッチング量を選択している。

【0037】また、ウェットエッチングによる影響をよ り少なくするためには、ドライエッチング量をより多く すればよい。しかしながら、上述したように、ドライエ ッチングは、金属薄膜抵抗体2のシート抵抗を上昇させ てしまう。このため、エッチング量のバラツキ等を考慮 すると、バリアメタル4が100Å以上残るようにする のが好ましい。

【0038】また、上記実施形態では、レジスト23に 開口部23aを形成し、ドライエッチング、ウェットエ ッチングを行うようにしていたが、アンダーエッチング クを開口幅の小さいレジスト23とすればよく、レジス

ト22の開口部5cをマスクとしてドライエッチングに よるバリアメタル4の部分エッチングを行った後、開口 窓の小さいレジスト23を形成するようにしてウェット エッチングによるバリアメタル4の仕上げエッチングを 行うようにしてもよい。

10

【0039】なお、上記実施形態では、A1膜5を用い てA1電極5a及びA1配線5bを共に形成している が、これらは別々のAI膜によって形成してもよい。

【図面の簡単な説明】

【図1】本発明の一実施形態を適用して製造した半導体 装置の断面図である。

【図2】図1に示す半導体装置の製造工程を説明するた めの図である。

【図3】ウェットエッチングを行った場合におけるバリ アメタル4の近傍を示す部分拡大図である。

【図4】ドライエッチング及びウェットエッチングを行 った場合におけるバリアメタル4の近傍を示す部分拡大 図である。

【図5】ドライエッチング量とサイドエッチング量との 関係を示す図である。

【図6】従来における半導体装置の製造工程を説明する ための図である。


【図7】従来のウェットエッチングによるバリアメタル のアンダーカットを説明するための図である。

【図8】半導体装置のステップカバレッジを説明するた めの図である。


【符号の説明】


1…半導体基板、2…金属薄膜抵抗体、3…絶縁膜、4 …バリアメタル、5…A1膜、5a…A1電極、5b… の起こりやすいウェットエッチング時のエッチングマス 30 Al配線、5c…開口部、6…保護膜、 $21\sim23…$ フ オトレジスト、23a…開口部。

[図1]




[図3]





【図8】



フロントページの続き

(72) 発明者 福井 章人

愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

(72) 発明者 杉坂 貴是

愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

F ターム(参考) 5F033 AA04 AA13 BA12 CA07 DA05 DA16 DA26 EA05 5F038 AR07 AR08 AR16 EZ14 EZ15 EZ20